美光將和行業(yè)伙伴一道加速DDR5內(nèi)存在下一代計(jì)算平臺中的使用

2022-05-30 11:40:06 編輯：伏信蕓來源：

導(dǎo)讀美光宣布，繼今年1月份率先出貨驗(yàn)證產(chǎn)品后，他們將和行業(yè)伙伴一道，加速DDR5內(nèi)存在下一代計(jì)算平臺中的使用。此次涉及的合作伙伴包括Cadenc

美光宣布，繼今年1月份率先出貨驗(yàn)證產(chǎn)品后，他們將和行業(yè)伙伴一道，加速DDR5內(nèi)存在下一代計(jì)算平臺中的使用。

此次涉及的合作伙伴包括Cadence、Rambus、Synopsys等等等，其中與Cadence合作驗(yàn)證了15款以上IP。

美光認(rèn)為，DDR5內(nèi)存容量密度和速率上的優(yōu)勢，對于數(shù)據(jù)中心等場景應(yīng)用將大有裨益。以64核平臺為例(Zen3 Milan?)，插滿8通道DDR5-4800內(nèi)存，每核心可分配的內(nèi)存帶寬多達(dá)4.8GB/s。

另外值得一提的是，今日(7月15日)，JEDEC固態(tài)存儲協(xié)會正式發(fā)布了DDR5 SDRAM標(biāo)準(zhǔn)(JESD79-5)。簡言之，DDR5內(nèi)存芯片Bank數(shù)量翻番到32，每Bank的自刷新速度翻番到16Gbps。VDD電壓從DDR4的1.2V降至1.1V，也就是減少功耗。

按照J(rèn)EDEC的說法，DDR5內(nèi)存的引腳帶寬(頻率)是DDR4的兩倍，首發(fā)將以4.8Gbps(4800MHz)起跳，比末代DDR4的標(biāo)準(zhǔn)頻率3200MHz增加了50%之多，總傳輸帶寬提升了38%，未來將最高摸到8400MHz左右。

標(biāo)簽：

免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請聯(lián)系刪除！